Особливості синтезу комбінаційних пристроїв, способи уникнення негативних явищ.
Початковими даними для проектування КП э опис алгоритму функціонування пристрою, вимоги до основних електричних параметрів, логічний базис, на якому синтезується КП. Початкові даті для синтезу КП мають формалізований характер – це, як правило, таблично або аналітично задана логічна функція, яку має реалізувати синтезований пристрій.
Основні етапи синтезу:
формалізований запис завдання алгоритму функціонування КП
Оцінка розмірності задачі(тобто числа змінних) і при необхідності вирішення питання декомпозиції синтезованого пристрою
Мінімізація логічних функцій
Перетворення мінімізованих логічних функцій у раціональну для їх реалізації форму відповідно до заданого базису
Побудова структурної схеми КП
Перевірка працездатності
Особливість синтезу КП з кількома виходами для випадку багатозначної логічної функції полягає в тому, що його можна розглядати як певну композицію окремих схем, у кожній з яких є лише один вихід. Завдяки цьому розв’язування задачі синтезу КП з довільним числом виходів можна звести до розв’язання задачі синтезу КП з одним виходом. Оскільки число виходів КП дорівнює числу бульових функцій, його синтез можна виконати таким чином:
здійснити сумісну мінімізація заданих функцій шляхом незалежної реалізації кожної з них
використати одну з функцій як додаткову вхідну змінну для іншої функції
Усунення негативних явищ: При проектуванні реальних цифрових пристроїв необхідно враховувати, що кожний ЛЕ або функціональний вузол КП має власну скінченну затримку сигналу і тому сигнали на входах схеми будуть з'являтись тільки через певний інтервал часу після подачі вхідних сигналів. Це негативно впливає на функціонування всього пристрою, бо затримка у колах ЛЕ не тільки зменшує швидкодію, але й створює хибні сигнали. Одночасна поява двох сигналів на вході ЛЕ або КП, що мають внаслідок однакових причин неоднакові часові затримки поширення, утворюють на цьому вході логічні змагання. Таке негативне явище стає причиною появи на виході даного ЛЕ або КП нерегламентованих сигналів, які важко навіть зареєструвати. Короткочасні хибні сигнали називають „голками”. Найбільше проявляються в асинхронних пристроях.
Розрізняють статичні і динамічні ризики збою. Статичний ризик збою КП виникає тоді, коли замість постійного рівня 0 або 1, який має бути за логікою роботи на виході схеми, на останньому відбуваються короткочасні зміни, тобто з'являється голка. Причиною появи небажаних змін на виході схеми є часова різниця логічних переходів. У виразі МДНФ або МКНФ ЛФ, як результати мінімізації, можуть виявитися парні імпліканти, які мають змінні та . Ці змінні є джерелами утворення гонок на вході ЛЕ або КП. Щоб знешкодити у цій ситуації появу голки, потрібно ввести у вираз МДНФ або МКНФ даної ЛФ додаткову нейтралізуючу імпліканту, яка своєю дією наведе порядок, не змінивши при цьому значення самої функції. Очевидно, такою імплікантою має бути терм, складений з інших змінних, крім змінної , яка спричинює гонку. Введення нейтралізуючої імпліканти, таким чином, рівнозначне склеюванню пари терм із змінними та , а з точки зору технічної реалізації означає введення додаткового ЛЕ. Динамічний ризик також виникає під час перехідних процесів перемикання внаслідок різних глибини проходження логічного переходу сигналу . Різниця лише в тому, що замість одного переходу 0 -> 1, який має бути за логікою роботи КП, на виході виникає кілька хибних переходів, які після закінчення перехідного процесу хоч і зникають, однак при перехідному процесі можуть призвести до збою всієї системи. Щоб захистити схему від динамічного ризику, потрібно насамперед виявити ту змінну, яка може стати причиною його появи, а потім або ввести у схему штучну затримку, або відповідно перетворити логічну функцію, тобто змінити для цієї змінної або сумарний час затримки, або довжину шляху проходження в к-му каналі. Можна також застосувати синхронізацію наступного цифрового пристрою, що під’єднаний до виходу КП, в якому можуть виникати ці негативні явища.
Призначення та принципи функціонування шифраторів та дешифраторів
Шифратор призначений для перетворення алфавітно-цифрової інформації, що подана унітарним n-розрядним кодом, у еквівалентний двійковий m-розрядний код. Особливістю унітарного коду є активний стан тільки однієї змінної вхідного набору. Шифратор називається повним, якщо n=2m.
Дешифратор призначений для розпізнавання числа, яке подане позиційним n-розрядним кодом.
Призначення та принципи функціонування мультиплексорів та демультиплексорів
Мультиплексор призначений для передачі сигналів від одного з кількох інформаційних входів на один вихід. Крам інформаційних входів мультиплексор має адресні входи, двійковий код на яких визначає номер активного інформаційного входу який треба під’єднати до виходу схеми. Мутиплексор має входів і один вихід, де n- число адресних входів. Керований мультиплексор має один вхід дозволу. Мультиплексор реалізує логічну функцію:
Для комутування великої кількості сигналів застосовують принци каскадування.
Можуть застосовуватись як функціональні цифро-аналоговові перетворювачі.
Демультиплексор призначений для виконання оберненої функції мультиплексор, а саме передачу сигналу з єдиного інформаційного входу на один з 2n виходів залежно від коду на n-адресних входах. Може бути реалізованим на дешифраторі.

Функціональну дуальність мультиплексор і демультиплексора зручно використати для передачі інформаційних двійкових сигналів на відстань, наприклад, по телефонних лініях.
Призначення та принципи функціонування комбінаційних суматорів
Це функціональний вузол, що здійснює арифметичне підсумовування чисел. Додавання багато розрядного слова за допомогою суматора здійснюється порозрядно з урахуванням переносу в сусідній старший розряд. Тому при побудові суматора необхідно враховувати не лише появу переносу в даному розряді, але й можливість одержання аналогічного переносу від сусіднього молодшого розряду. Розрізняють суматори з паралельним, послідовним і груповим переносом. Напівсуматор має два входи для доданків і два виходи – суми і переносу, який призначений для виконання арифметичних дій за правилами. Напівсуматор не має входу вхідного переносу з молодшого розряду.
Призначення та принципи функціонування цифрових компараторів
Це арифметичні пристрої, що призначені для порівняння величин двох чисел, що подані у війковому коді. Порозрядну рівність най простіше реалізувати за допомогою суматорів-інверторів за модулем 2 і кон’юнкторів. Такий компаратор рівності порівнює окремі розряди чисел за формулою:
Призначення та принципи функціонування арифметико-логічних пристроїв.
Арифметико – логічні пристрої (АЛП) є основною складовою частиною процесорів і призначені для виконання операцій над машинними словами.
Набір операцій, що виконує АЛП, повинен володіти функціональною повнотою для того, щоб з його допомогою можна було б реалізувати будь – який обчислювальний алгоритм. Мінімальний набір операцій, який забезпечує функціональну повноту, включає всього чотири операції: пересилання, додавання з +1 або –1, умовний перехід за співпаданням слів і безумовний перехід. Для підвищення швидкодії і спрощення програмування в більшості випадків в набір операцій вводять надлишковість. При всій різновидності операцій, які є в сучасних АЛП, до їх складу завжди входять чотири основні арифметичні операції та найважливіші логічні операції.
Структура та способи програмування програмованих логічних матриць
Логічна матриця – це мережа взаємно перпендикулярних провідників, в місцях перетину яких знаходяться напівпровідникові елементи – діоди або транзистори, що ввімкнені через легкоплавкі перемички до відповідних провідників матриці. Під час програмування логічної матриці перемички перепалюють імпульсами струму або зберігають згідно з таблицею програмування, яка відображає потрібний рисунок ПЛМ.
Матрична структура ПЛМ має два рівні ЛЕ. ЛЕ першого рівня утворюють потрібні кон’юнкції вхідних змінних, що входять в МДНФ вихідних функцій. Цю функцію виконує програмована матриця кон’юнкцій, яка працює як дешифратор. ЛЕ другого рівня виконують диз’юнкцію одержаних кон’юнктивних терм, формуючи таким чином вихідні функції. Ця операція реалізується за допомогою програмованої матриці диз’юнкції. В частковому випадку одна з матриць може буди фіксованою.
Довжина вхідного слова може досягати n-букв. Кожний вхідний сигнал підлягає обробці у вхідному буфері, що виконує функцію розщеплення фази на та і є одно розрядним дешифратором. Отже, число вхідних ліній, що мають значення та дорівнюватиме 2n. Їх перетинають вихідні лінії, число яких може