Пояснювальна записка. При виконанні даної курсової роботи, виходячи з даної мікропрограми автомата, спочатку для наочності я склав граф роботи автомата наступним чином. Оскільки автомат матиме 4 стани А0, А1, А2 і А3, то граф матиме 4 вузли відповідно названі. Стани автомата визначаються значеннями функцій збудження D0 та D1. Стан А0 - це D0=0, D1=0; стан А1 - це D0=0, D1=1; стан А2 - це D0=1, D1=0; стан А1 - це D0=1, D1=1; що і відображається на графі. На графі відображено переходи між станами автомата при надходженні вказаних значень вхідних сигналів Y0 i Y1, при умові, що автомат перебуває в вказаному початковому стані. Граф зображено на рис.2.1. Далі використовуючи граф МПА я записав вирази для функцій збудження D0 та D1 у досконалій диз’юнктивній нормальній формі(ДДНФ). Та з таблиці мікропрограми МПА записав вирази для функцій К0, К1, К2, К3, оскільки тут наочно краще видно значення умов для цих функцій. Ці вирази також записуються в ДДНФ. Далі я записав спрощену (мінімізовану) форму для виразів функцій збудження D0 та D1, та функцій входів К0, К1, К2, К3 методом карт карно, оскільки цей метод в даному випадку раціональніший через малу кількість вхідних змінних (їх дві: Y0 та Y1), методом викреслюванням однакових термів з ДДНФ та використав правило Моргагна. Наступним кроком є складання принципової схеми реалізації МПА. Дана схема складається з керуючого та операційного автоматів зв’язаних між собою регістром на базі мікросхеми типу К555ТМ9. Ця мікросхема складається з шести синхронних D-тригерів з прямими виходами і призначена для створення пристроїв пам’яті широкого використання. Відмінна особливість - наявність загального для всіх тригерів синхровходу С і входу скиду R. Тактування здійснюється переднім фронтом синхросигналу С, а встановлення прямих виходів в стан низького рівня - низьким рівнем напруги на вході R. За допомогою синхровходу С регістру здійснюється синхронізація всієї схеми в часі. Таблиця істиності мікросхеми – таблиця 6.1.
Таблиця 6.1. Входи Вихід
R C D Q
0 X X 0
1 0 =>1 1 1
1 0 =>1 0 0
1 0 X Qt-1
Керуючий автомат Керуючий автомат складається з мікросхем К555ИД4, К555ЛН1, К555ЛА3, К555КП2. Мікросхема К555ИД4 представляє собою здвоєний дешифратор-мультиплексор 2 в 4 з загальними входами дешифруючого коду і роздільним управлінням шинами розширення (входи & та ). Ця мікросхема може бути використана як подвійний дешифратор 2 в 4, подвійний демультиплексор 1 в 4, дешифратор 3 в 8 і демультиплексор 1 в 8. В даному випадку вона використовується як дешифратор 2 в 4. Його таблиця істиності задана таблицею 6.2. Таблиця 6.2. Входи Виходи
Дані Строб Е 0 1 2 3
1 2
Х Х 1 1 1 1 1
0 0 0 0 1 1 1
0 1 0 1 0 1 1
1 0 0 1 1 0 1
1 1 0 1 1 1 0
Цей дешифратор у відповідності до вхідного сигналу Y0 та Y1 на входах керуючись кодом 1 з 4-ох виводить сигнал «0» на відповідний вихід (це видно з таблиці 6.2.). Стобуючий вхід та вхід для розширення розрядності заземлені для коректної роботи дешифратора. Мікросхема К555ЛН1 – це 6 інверторів. Ми будемо використовувати тільки 4 для зняття інверсії з сигналу одержаного з дного з інверсних виходів дешифратора. Мікросхема К555ЛА3 – це 4 елементи 2І-Не. Використовуємо для формування терму Мікросхема К555КП2 – це здвоєний цифровий селектор-мультиплексор 1 з 4 з загальними входами вибору даних і роздільними входами стробування. При високому рівні напруги на вході стробування Е відповідний вихід 0 або 1 встановлюється в стан низького рівня напруги, в іншому випадку на вихід приходить інформація від вибраного адресними входами 1 або 2 інформаційного входу 0Х або 1Х, де Х . Таблиця істиності мікросхеми задана таблицею 6.3. Невикористані інформаційні входи та стробуючі входи заводимо на логічний «0». Таблиця 6.3. Входи Вихід
1 2 К0 К1 К2 К3
Х Х Х Х Х Х 1 0
0 0 0 Х Х Х 0 0
0 0 1 Х Х Х 0 1
0 1 Х 0 Х Х 0 0
0 1 Х 1 Х Х 0 1
1 0 Х Х 0 Х 0 0
1 0 Х Х 1 Х 0 1
1 1 Х Х Х 0 0 0
1 1 Х Х Х 1 0 1
К М
В даному випадку мулитиплексори використовуються для керування регістром. Принцип роботи керуючого автомата. З виходів інверторів, елемента 2І-НЕ приходять сигнали на інформаційні входи мультплексорів, в такій комбінації, що вони формують кожну з мінімізованих функцій на відповідному мультиплексорі. З регістра сигнали Q0 і Q1, які визначають стан автомата приходять на адресні входи мультплексорів і формують слово, яке служить для мультиплексора адресним входом. За цією адресою кожен з мультиплексорів бере певний терм кожної з функцій і передає його на вихід мультиплексора звідки сигнали поступають на певний вхід регістра. У відповідності до вхідного сигналу та сигналу на тактовому вході тригери в регістрі переводяться в стан 0 або 1, чи чекають на додатній перепад сигналу на стробуючому вході. З виходів 0 і 1 формуються сигнали Q0 і Q1 відповідно, які формують нову комбінацію адрес на адресних входах мультиплексорів. А сигнали з виходів 2, 3, 4, 5 поступають в операційний автомат для подальшого управління ним з наступанням відповідного сигналу на його тактових входах. Наприклад, на входах Y0 і Y1 присутній високий потенціал, а регістр перебуває в стані А3=11. Тоді на виході 3 дешифратора буде присутній «0», а на решті виходів «1». Після проходження інверторів сигнали зміняться на протилежні, а на виході елемента 2І-НЕ буде «1». Значення Q0=1 і Q1=1 на мультиплексорах сформують адресу надходження сигналу з третього входу на кожному мультиплексорі на його вихід. Отже сигнали на виходах мультиплексора будуть рівні відповідно D0=0, D1=1, K0=0, K1=0, K2=1, K3=0. Значення цих функцій надійдуть на входи 0...5 регістра відповідно. При надходженні додатноього перепаду синхроімпульсу регістр збереже ці сигнали та передась їх на свої виходи 0...5 відповідно. Отже в результаті ми отримаємо новий стан автомата А2=10 та сигнал для виконання дії К3 в операційному автоматі. Операційний автомат. Операційний автомат складається з мікросхем К555ИЕ18 та К132РУ9А. Мікросхема К555ИЕ18 – це чотирьохрозрядний двійковий лічильник з асинхронним скидом. В мікросхемі передбачена можливість попереднього запису інформації. Робота мікросхеми визначається трьома входами управління: Е+1, EWR, CR. Низький рівень напруги на вході EWR дозволяє попереднє встановлення лічильника в стан, що визначається логічними рівнями на інформаційних входах 1, 2, 4, 8. Встановлення проводиться синхронно по передньому фронту синхроімпульса. Лічба імпульсів, починається з числа, попередньо встаовленого, буде проводитися тільки при наявності напруги високого рівня на всіх трьох входах управління Е+1, EWR, CR. При наявності напруги низького рівня на одному з входів Е+1, CR на виходах лічильника зберігається попередній стан. Встановлення лічильника в вихідний стан низького рівня напруги на виходах виконується синхронно при поданні низького рівня напруги на вхід R по додатньому фронту тактового імпульса на вході С. Мікросхема К132РУ9А – це мікросхема ПЗП. Її організація пам’яті 210*4/8 = 512 байт. Має 4 словарні і 10 адресних ліній. Оскіьки дія К0 вдповідає за дозвіл запису вхідної комбінації на лічильник, то вихід 2 регістра заводиться на інвертор, бо функція для К0 складалась з ДДНФ, тобто по одиницях, а на вході EWR активним є нульовий логічний рівень напруги, і з інвертора поступає на вхід дозволу запису лічильників D8, D9. При поступлені нульового логічного рівня на вхід EWR в лічильники примусово буде записане слово яке сформоване на обох мікросхемах ПЗП. Причому мікросхема D10 буде формувати молодші розряди слова, а D11 – старші. Дані лічильники включені в лічильному режимі з нарощенням розрядності, бо вихід CR, лічильника D8, який формує молодші розряди, заведено на вхід Е+1 лічильника D9, що при наявності сигналу на виході CR, який свідчить про перенос в старший розряд, буде додавати одиницю до попереднього значення. D9 формує старші розряди. Функція К1, що буде надходити з виходу 3 регістру, яка відповідає за лічбу імпульсів буде збуджувати вхід Е+1 у молодшому лічильнику і змушуватиме його додавати 1 до молодшого розряду існуючої в ньому комбінації чисел.
